반도체용어

A
Acceptor (어셉터)	밸런스 전자를 받아들여 밸런스 대에 정공을 남김으로써 반도체를 P-형으로 만드는 불순물. 정공은 양성 전화의 운반체 역할을 한다.
Align(얼라인)	스테퍼 등에서 전 마스크 패턴과 현 마스크 패턴을 정확하게 중첩하는 것.
Alloy	반도체 공정에서 얼로이 스텝은 반도체와 그 상층 물질을 서로 확장시켜 그 사이에 저항성 콘택트를 형성한다.
Aluminum : Al(알루미늄)	반도체 소자에서 칩의 각 소자를 연결하는데 가장 많이 쓰이는 금속. 보통 증착으로 적층 된다.
Angle Lap	수직에서 어떤 각도로 잘라, 접합의 깊이를 확대하는 방법.
Angstrom	길이의 단위, 1옹스트롬은 만분의 1마이크론이다.
Anneal	웨이퍼의 응력을 풀거나 어닐함으로써 소자에의 표면 영향이 줄도록(마지막으로) 하는 고온처리.
Antimony	반도체에서 N형 도펀트인 5족 원소. 버리드(BURIED)층의 도펀트로도 쓰인다.
APCVD	상압의 반응 용기 내에 단순한 열 에너지에 의한 화학 반응을 이용, 박막을 증착하는 방법이다. atomospheric pressure CVD
Arsenic : As(비소)	매몰층 형성의 디포지션에 쓰이는 N형 도펀트.
B
Back grinding	웨이퍼 뒷면의 불필요한 막을 제거하고 필요 이상으로 두꺼운 뒷면을 깎아내어 저항을 줄이고 열전도율을 향상시키는 공정.
Bake	감광제 도포 후 열에 굽는 것으로 etch나 develop 시 감광제의 접착력을 증가시키기 위함인데 hard bake와 soft bake가 있다.
Base	1)NPN 혹은 PNP 트랜지스터의 컨트롤 부분 2) NPN 트랜지스터의 베이스 1이나 수평 PNP 트랜지스터의 에미터 및 콜렉터, 저항 등을 형성하는 보론을 쓰는 P형 확산
Bwam lead	반도체 칩 가장자리의 바깥으로의 보통 금으로 만든 적층 금속 리드. 칩의 기계적, 전기적 콘택트를 형성하는 데 쓰인다.
Bipolar- Trabsistor	에미터, 베이스, 컬렉터로 구성되어, 에미터에 의해 베이스로 들어오는 소수반송자의 투입과 컬렉터에 의한 소수 반송자의 집속에 의해 동작하는 트랜지스터. 그 층 구조를 나타내기 위해 NPN 혹은 PNP 트랜지스터라고 불린다.
Blade	dicing에서 사용하는 도구로 Ni 원판에 diamond grit가 박혀있다. scribe lane의 폭에 따라 blade의 굵기가 달라진다. (= diamond wheel).
Bias	식각 시 PR 패턴의 임계 치수 값과 식각 후의 임계 치수 값 간의 차이.
Boat	1) 고온 공정에서 웨이퍼를 지지하는 구조로 형성된 수정조각 2) 습식 공정에서 웨이퍼를 붙잡는데 쓰이는 테프론 혹은 플라스틱 구조물.
Boat Puller	일정한 속도로 보트를 웨이퍼와 함께 로에 넣거나 빼는 기계장치.
Bonding Pad	소자나 회로를 외부로 연결 할 때 쓰이는 금속의 사각형.
Boron(B)	보통의 바이폴러 집적회로 공정에서 격리나 베이스확산에 주로 쓰는 P-형 도펀트.
Boron- Trichloride	실리콘 도핑에서 보론의 원료로 쓰이는 가스.
Buffer	실제로 반응하는 이온의 수를 유지시켜 산이나 용제의 화학 활동의 급격한 변화를 막는 첨가물.
Buried layer	에피층을 키우기 직전에 P형 기관에 N+ 확산을 하는 것. 소자전류 경로에 저저항을 제공한다. 보통의 매몰층 도펀트는 안티몬이나 비소이다.
B/I	BURN-IN 제품의 수명 및 신뢰성과 관련하여 일정시간 동안 고온과 고압을 인가하여 제품을 동작시켜 조기불량을 조치.
C
CCD : charge coupled device	전극의 전압을 조절해서 전하를 다른 전극으로 움직일 수 있는 표면 위의 절연 전극에 의한 반도체 내 전하의 저장에 의해 동작하는 반도체 소자.
Carrier	반도체 물질 내에서 전기정보를 전달하는 매체인 전자와 전공을 말한다.
Cell	기억소자 내에 데이터를 저장하기 위해 필요한 최소한의 소자집합을 지칭함.
Channel	전도를 허용하는 반도체 내의 얇은 지역. 채널은 표면이나 벌크에 형성된다. 이는 오염이나 불완전한 격리를 나타내기도 하나, mosfet나 igfet 동작에 필수적이다.
Charge carrier	전자나 홀 등의 반도체 소자 결정에서의 전하의 운반체.
Chip	웨이퍼 상에 소자가공이 끝난 상태의 개개의 IC를 말하며 die 도는 pellet 등과 같은 의미로 쓰인다.
Chrome	마스크 제작에 쓰이는 금속. 크롬은 이멀젼처럼 쉽게 헤어지지 않으므로 크롬마스크는 수명이 길다.
CMOS	P-Channel과 N-Channel을 하나의 회로에 동시에 구성하여 단위 transistor의 기능을 발휘하게 한 IC 회로로서 소비전력이 작은 강점이 있다.
Coating	웨이퍼 위에 감광제를 도포하는 것.
Collector	에미터, 베이스와 함께 바이폴러 트랜지스터를 이루는 세 지역의 하나.
Cum yield	Fab In에서 제품 출하까지 4그룹(Fab, Probe, Pkg, Test) Yield를 합산한 수율.
Contact	적층 되어 있는 전도층들을 연결해 주기 위하여 절연물에 구멍을 뚫는 것을 말한다.
Contamination	반도체 웨이퍼의 물리적, 화학적 특성에 악영향을 주는 원치 않는 물질의 총칭.
Current	단위 시간당 어떤 지점을 지나는 하전 입자의 양.
Curring	inking 공장에 의해 불량 칩에 dotting된 (점이 찍힌) ink를 건조하기 위한 공정.
Curve tracer	소자의 특성을 스크린에 나타내는 전기테스트 장치.
CVD	원료로 가스를 공급해서 기상 또는 기판표면에서 화학반응을 통해 박막을 형성하는 방법이다. 반응실의 압력에 따라 APCVD(상압 화학 기상 증착) LPCVD(저압 화학 기상 증착), HPCVD(고압 화학 기상 증착)으로 나뉜다. (chemical vapor deposition)
D
2Dc	device(제품)의 상온에서의 전기적 특성 및 동작 상태를 측정하여 그 불량을 제거하기 위한 공정.
3Dc	마킹 공정에 위한 제품 혼입 및 정전기에 의한 제품의 손상을 측정하여 그 불량을 제거하기 위한 공정.
Depletion -layer	그곳에 존재하는 전장으로 인해, 전하 운반체가 없어진 반도체 내의 지역.
Develop	정렬(align) 및 노광(exposure) 후 현상액을 이용하여 필요한 곳과 필요 없는 부분을 구분하여 상을 형성하기 위해 일정 부위의 PR을 제거하는 것.
Deffusion	반도체 제조공정 중 고온의 전기로 내에서 웨이퍼에 불순물을 확산시키는 과정으로 반도체 층의 일부분에 대한 전도형태를 변화시키기 위한 공정이며 온도 및 시간과 밀접한 연관을 갖는다. DRIVE-IN과 동일한 의미.
Development	마스킹과 노출 스텝으로 정의되지 않은 부분의 PR을 제거하는 PR 공정.
Device	소자. 가공 또는 조립이 완료된 제품을 말한다.
Diborane	실리콘 도핑에서 브론의 원료로 쓰이는 가스.
Die	chip.
Die bonding	chip을 lead frame에 접착시키는 과정. epoxy bonding, eutectic bonding 등의 방법이 있다.
Dielectric	전압이 걸렸을 때 전류를 흘리지 않는 물질. 반도체 공정에 쓰이는 두가지 유전체는 실리콘 산화막과 실리콘 질화막이다.
Diffusion	반도체 생산에서 실리콘이나 게르마늄 등의 기판에 약간의 불순물을 넣어 기판 속으로 확산되도록 하는 공정. 이 공정은 온도와 시간에 밀접한 관련이 있다.
Dicing	웨이퍼 상의 다수의 칩을 낱개의 칩으로 분리하기 위해 분리선을 따라 잘라주는 과정.
Diode	전류를 한쪽 방향으로만 흐르게 하는 두 단자 소자. 다이오드는 반도체의 P형과 N형 지역의 교점에서 생긴다.
DIP : dual in-line package	리드가 소켓에 맞도록 긴변에서 나와서 휘어져 있는 사각형 회로 패키지.
DI Water : de-ionized water	물속에 녹아 있는 무기이온을 제거하여 세척에 사용하는 탈 이온수다.
Donor	저도대에 과잉 자유저자를 냄으로써 반도체를 N형으로 만드는 불순물. 자유전자는 음성전하 반송체이다.
Dopants	전자나 정공을 제공하므로써 반도체의 전도 형태를 바꾸는 원소. 실리콘의 도펀트는 3족과 5족에 있는 원소이다.
Doping	반도체의 전도 형태를 바꿔 주기 위해 P형 또는 N형의 불순물을 확산이나 ION IMPLANTATION에 의해서 주입하는 것을 말하며, 이때 주입되는 불순물을 dopant라고 한다.
Dose	ion implantation 등 충격에 의해서 반도체의 불순물을 주입하는 것을 dose라고 하며, 그 주입량을 dose양이라고 한다.
Drain	소스, 게이트와 함께 유니폴라트랜지스터나 전계 효과 트랜지스터(FET)를 구성하는 한 지역.
DRAM	dynamic random access memory의 약어이며 정보를 쓸 수 있는 장치이다.
Drive-in	주입된 ion 등을 필요한 만큼 확산시키는 공정. diffusion과 동일한 의미. Diffusion - 반도체 제조공정 중 고온의 전기로 내에서 웨이퍼에 불순물을 확산시키는 과정으로 반도체 층의 일부분에 대한 전도 형태를 변화시키기 위한 공저이며 온도 및 시간과 밀접한 연관을 갖는다.
Dry Oxide	산소를 써서 키운 실리콘 열 산화막.
DUT	device under test.
E
Electron	원자의 핵 주위를 회전하는 하전입자. 다른 원자와 결합하거나 빠져나와 원자를 이온으로 만든다.
Electron-beam : E-beam	초점이 맞는 전자빔의 에너지로 필요한 에너지를 공급하는 증착의 일종.
Emitter	1반송자의 원천이나 끝이 되는 트랜지스터의 지역. 2NPN 트랜지스터의 에미터, PNP 트랜지스터의 베이스 콘택트, NPN 트랜지스터의 N+ 콘택트 및 저저항을 형성하는 인을 쓴 N+ 확산.
End point	etch가 끝나는 순간.
Epi	epitaxial.
Epitaxial	단결정 기판 위에 형성한 단결정 반도체 막. 에피층은 기판과 같은 결정형태이다. 기관이나 매몰층에 적층된 N형 실리콘층은 에피텍시 실리콘이다.
Epoxy wettness	epoxy bonding 에서 접착제가 chip 이면 paddle과 접촉하는 부분에 퍼져 있는 정도 면적으로 표시한다.
Etch	화학 반응을 통해 특정한 지역의 물질을 제거하는 공정.
Etch damage	식각 시 식각대상막의 아래층 막을 과도 식각하여 이상이 생기는 현상.
Evaporation	열을 써서 소스의 물질을 증착시켜 웨이퍼에 적층하는 공정. 반도체 공정에서는 E-빔이나 필라멘트 증착을 쓰는 것이 보통이다.
Exposure	정렬이 끝나면 mask의 상이 웨이퍼에 옮겨지도록 자외선에 노출하는 공정을 말하며 정렬과 노광을 동시작업으로 진행함.
F
Fab	wafer fab을 보세요.
FET : field-effect -transistor	다수 반송자가 게이트를 거쳐 소스에서 드레인으로 흐르는 소스. 게이트, 드레인으로 구성된 트랜지스터. 반송자의 흐름은 밑의 수직 전장으로 조절된다.
FICD	식각하고 난 후의 선 폭(final inspection CD).
Filament	증착할 재료 옆에 있으면서 전기로 가열되는 코일.
Flash memory	EEPROM(electrically erasable programable ROM)의 일종으로 칩 전체 혹은 블록 단위로 내장 데이터의 소거가 가능하고 기존의 EEPROM에 비해 싼 가격에 제조할 수 있는 불휘발성 기억소자이다.
Form outer	lead를 일정한 형태로 모양을 만들어 주는 과정.
Flip chip	PCB 위에 접적 칩을 FACE DOWN 형태로 붙이는 방법. 이때 bonding pad상 bump를 형성하여 wire bonding까지 동시에 완료된다.
Four-point probe	웨이퍼의 쉬트 저항을 재는 데 쓰는 전기장치.
2FT	device의 고온에서의 전기적 특성 및 동작 상태를 측정하여 그 불량을 제거하기 위한 공정.
Furnace	확산/산화막 성장 공정을 수행할 저닉로를 말한다.
FVI	final visual inspection. 고객에 대한 제품의 품질보증 측면에서 실시하는 최종 외관검사.
G
Gate	소스 드레인과 함께 유니포라나 전계효과 트랜지스터의 세 지역을 이루는 하나.
Grow junction	용융상태에서 성장되면서 단결정의 불순물 형태를 조절해서 만든 P/N 접합.
H
Handler	test head와 연결되어 test program의 start에 의해 chip을 socket에 삽입하고 test 결과에 의해 칩을 category(또는 bin) 별로 분류하는 자동 기계장치.
Hvbrid -integrated -circuits	세라믹 등의 기판에 하나 이상의 반도체 소자의 박박으로 집적해 조립한 구조.
Hole	반도체 결정의 밸런스 대에 전자가 없는 자리. 정공의 움직임은 양전하의 움직임과 같다.
Hydrofluoric acid	실리콘 산화막을 에치하는 강산. 쓰기 전에 희석하거나 버퍼(buffer) 한다.
Hydrogen	수소. 에피텍시 실리콘 성장 등의 고온 반응에 운반 가스로 쓰는 기체.
I
IC : integrated circuit	작은 면적에 많은 전자회로가 서로 연결되어 하나의 회로로서 기능을 갖게 한 집적 회로.
Impurity	불순물. donor와 accepter와 같이 특정한 목적으로 기판에 주입하는 물질.
Ingot	인고트. 용융상태에서 고형화된 실리콘 단결정 막대.
Inking	조립공정에 대비하여 양, 불량 칩을 구분하기 위해 고온 경화성 ink를 사용하여 불량 chip에 점을 찍는 공정.
Inspection	웨이퍼의 이상 유무를 현미경이나 육안으로 검사하는 공정.
Integrated- circuits : IC	집적회로. 반도체로 된 하나의 칩에 몇 개에서 수천 개의 소자로 구성된 전기회로.
Ion	전자를 잃거나 얻어서 전하를 가진 입자가 된 원자(음양이 있다.)
Ion implantation	원하는 전기적 특성을 얻기 위해 고전압 이온포격을 써서 반도체의 조절된 지역에 선별된 불순물을 넣는 공정.
IR	implantation resistor의 약어로서 photo에서 확산까지의 공정을 말한다.
Isolation	표준 바이폴러 회로 제조의 두 번째 마스크. 격리 IR 공정에서 에치된 지역의 실리콘에 보론을 확산시켜 전기적으로 분리되거나 고립된 지역을 만든다.
Isopropyl -alcohol	반도체 공정에서 최종 린스나 드라이어에 쓰이는 용제.
J
Junction	물질의 전도 형태가 N형에서 P형 형태로 혹은 그 반대로 바뀌는 접면.
Junction depth	웨이퍼 아래쪽으로의 접합 깊이.
Junction- transistor	P/N 접합으로 형성된 바이폴러 트랜지스터. 아는 FET나 점 접촉 트랜지스터와 구분하는 데 쓰는 말이다.
L
LASER	light amplification by stimulated emission of radiation. 레이저에서 통과하는 빛이 에너지를 얻기 위해 빛이 지나가면서 여기된 전자가 여기를 잃는다. 어떤 레이저는 극히 순수한 색, 매우 좁은 빔, 때로는 매우 높은 강도를 발생하거나 증폭한다.
Lead frame	PFG'G 에 사용되는 기본재료. 크게 paddle, inner lead, outer lead로 구성된다. 사용하는 재료는 크게 Cu와 alloy(Ni+Fe)가 있으며, 제조 방법은 etching type(원판을 필요한 형태만 남기고 식각하여 제조하는 방법)과 stamping type(금형을 이용하여 원판을 필요한 형태로 pressing 하여 제조하는 방법)이 있다. FAB의 LOW WAFER에 해당.
Leaky	두 점에 전압이 걸렸을 때 원치 않는 전류가 흐르는 것을 말하는 데 많이 쓰이는 용어.
LED	light emitting diode. 소수 반송자가 정공과 결합하여 에너지가 빛으로 바뀌는 반도체 소자. 보통 PN 접합이다.
LPCND	저압(0.2~0.7mm Tott)의 용기 내에 단순한 열 에너지에 의한 화학 반응을 이용 박막을 증착하는 방법이다. low pressure CVD
M
Majority -carrier	반도체 물질에서 주가 되는 이동성 전하 운반체(전자 혹은 정공). 예를 들어 N 영역의 전자이다.
Marking	ink 또는 laser를 이용하여 제품의 상면에 제품 형명, 작업 주 및 관리 코드 등을 인쇄하는 공정.
Mask	포토마스킹 공정에 쓰이는 패턴 어레이가 입혀진 유리판. 각 패턴은 빛을 막는 불투명지역과 통과시키는 투명지역이 있다. 마스크는 실리콘웨이퍼에 있는 패턴과 얼라인 되어서 실리콘 산화막이나 금속을 에치하기 전에 PR을 노출한다. 마스크는 이멀션, 크롬, 산화철, 실리콘 혹은 다른 물질로 만든다.
MCM	multi chip module. 복수의 칩을 하나의 PKG에 탑재하여 MOLDING 한 일종의 MODULE.
MESA	인접한 지역의 위에서 투사하여 원 표면의 평면 부분만 남기는 선택적 에치로 만든 소자구조. 메자 기술은 전기적 활성 물질이 메자 지역으로 확장되는 것을 막는데 쓰인다.
MICRON	길이의 단위. 1마이크론은 백만 분의 일 미터.
Mil	1/1000inch. 25.4m 길이의 단위.
Minority Carrier	P 영역의 전자 등 반도체의 비주류 이동성 전하 운반체.
Module	기억 용량의 증가를 위해 일정용량의 기억소자를 PCB 상에 조합한 제품.
Mold	Epoxy molding compound를 이용하여 Chip. Paddle. Wire. Inner lead 부분을 보호하기 위해 일정한 형태로 주위를 둘러싸는 과정. 일정한 형태를 음각한 금형(MOLD DIE)에 L/F을 장착하고 어느 정도의 점도를 가진 compound를 채워넣어 경화시키는 방법이 주류이다. (=TRANSFER MOLD).
MOS	Metal Oxide Semiconductor의 약어이며 실리콘 기판 위에 산화막을 형성시키고 그 위에 실리콘 전극을 형성하여 전장에 의한 실리콘 표면의 전하를 조절할 수 있는 구조.
MOSFET	실리콘 위의 얇은 산화막 위의 금속 게이트를 가진 전계효과 트랜지스터.
N
Negative -Resist	빛을 쬔 지역은 남아있고 빛이 안쪼인 지역이 현상 공정에서 제거되는 PR. 현상 공정에 따라 마스크의 음화가 형성된다. Waycoat와 Microneg가 음성 PR이다.
Nitric Acid : HNO₃	실리콘 웨이퍼를 세척하거나 금속을 에치하는데 쓰는 강산.
Nitrogen : N₂	다른 물질과 반응하지 않은 가스. 반도체 공정에서 약품의 운반 가스로 쓰인다.
NPN- Transistor	에미터와 콜렉터의 N영역 사이에 베이스의 P영역이 들어있는 트랜지스터.
N-Type	다수 반송자가 전자 이어서 음성인 반도체 물질. 실리콘의 N형 도펀트는 V족 원소이다. 이는 다섯 번째 외곽 전자가 전류를 흘린다.
O
OEM	Original Equipment Manufacturing. 주문자 상표 부착.
Over Etch	식각 종료점이나 나타난 후에도 Wafer 전면의 박막두께 균일성과 식각 균일성을 고려하여 어느 정도의 식각을 더해주는 것을 말한다. Under Etch의 반대.
Overlay	하부와 상부 Mask 층들 사이의 정렬상태.
Oxide	"Silicon oxide"를 보시오.
Oxygen : O₂	반도체에서 실리콘을 산화하고, 증착 산화막을 형성하고, 다른 공정스텝을 하는데 쓰이는 가스.
P
Packing	제품의 포장 관련 작업공정.
Pad	Lead Frame과 wire를 연결할 수 있도록 소자 내에 금속의 넓은 공간을 말한다.
Paddle	Chip이 얹혀지는 L/F의 부분. Chip Size에 따라 Paddle Size가 결정된다.
Passivation	화학작용이나 부식으로 전기적으로 퇴화하는 것을 막는 처리. 보통 보호는 습기나 오염을 막는다. 산화 층이나 질화 층이 쓰인다.
Phosphine : PH₃	실리콘을 인으로 도핑할 때 원료로 쓰이는 가스.
Phosphorus : P	표준 바이폴러 IC 기술에서 보통 에미터 확산에 쓰이는 N형 도펀트.
Phosphorus -Oxychloride : POCI₃	실리콘을 인으로 도핑할 때 원료로 쓰이는 액체.
Photo Resist	감광성 수지를 말하며 구성 성분은 Polymer, Solvent, Sensitizer로 대표되며 현상되는 형태에 따라 양성과 음성으로 나눈다. 양성인 경우는 Sensitizer에 의하여 특징지워지며 음성인 경우는 Polymer에 의해서 특징 지워진다. 미세 Pattern을 얻기 위해서는 막이 얇고 균일하고, Pin Hole이 없고 밀착성이 좋으며 내선성이 좋고 자외선 등에 대해 감도가 좋아야 한다.
Photoresist -PR	웨이퍼에 칠해서 마스크를 통해 강도 밝은 빛에 노출하는 감광막. 노출된 PR은 어떤 지역을 에치하도록 PR패턴을 현상공정에서 남긴다.
Planar- Structure	단일 평면에서 접합과 확산, 그리고 산화막 마스킹으로 만드는 평면 소자구조. 구조의 평면성은 PR 공정에 유리하다.
PLCC	Plastic Leaded Chip Carrier.
P/N Junction	P/N접합. 결정 내에서 주로 정공으로 전도하는 P지역과 주로 전자로 전도하는 N지역과의 접면.
PNP	보통 바이폴러 트랜지스터에 쓰이는, 두 개의 P지역에 N 영역이 끼어있는 반도체 결정구조.
Positive -Resist	양성 PR. 빛을 안 받은 부분은 남기고, 빛을 받은 부분은 형상에서 제거되는 PR. 마스크의 양화가 현상 공정에서 형성된다. AZ-1350이 양성 PR 이다.
Polycrystalline -Silicon : Poly	많은 결정으로 구성된 실리콘. 결정 실리콘은 원래 다결정 실리콘으로 만든다. 폴리는 에피를 너무 빨리 너무 저온으로 적층하면 만들어지고 (의도적이건 우연이), 산화층이 적층해도 만들어 진다.
Predeposition : Predep	정해진 양의 도펀트가 반도체 결정에 들어가는 공정.
Probe test	검사에서 제조된 WAFER의 전기적 특성 및 동작 상태를 검사하여 양품과 불량품을 분류하고 불량품에 대해 Repair가능 여부를 판단, 필요 시 전기적 방법이나 LASER로 Repair 하는 WAFER TEST 공정. =EDS(Electrical Die Sorting 전기적 소자 분류).
P-TYPE	다수 반송자가 정공이어서 양성인 반도체물질. 실리콘에서의 P-형 도펀트는 4번째 외곽 전자가 없어서 양으로 하전된 정공으로 전도하는 3-A족 원소가 된다.
PVX : Doped Silox	화학적으로 적층된 인이 많은 실리콘 산화막.
PVX	Phosphorus-Doped Vapor Deposited Silicon의 준말. 긁힘 방지용으로도 쓰이지만 보통 Vapox층을 쓴다.
Q
QFP	Quad Flat package.
Quartz	실리콘 산화물의 다른 이름. 높은 내열성 때문에 수정은 집적회로 공정에 많이 쓰인다.
R
Reactor	반도체 공정에 쓰이는 물질을 적층하는 장치. 보통 에피 반응기. Vapox 반응기. 질화막 반응기가 있다.
S
SAM	Serial Acess Memory의 약어이며 Video RAM 내부회로의 일부로서 Data 출력시 Serial로 출력할 수 있도록 해주는 회로.
Schottky -Barrier	어떤 물질과 반도체 사이에 형성된 전위 장벽. P/N 접합 정류기의 전하 주입으로 인한 속도 감소 요소를 제외한 정류기로서의 높고 두꺼운 장벽을 가리킨다.
Scribe Lane	Chip과 Chip 사이에 형성된 일정한 간격의 분리를 위한 LANE.
Semiconductor	전도는 정공과 전자에 의해 이루어지며, 전도도로는 도체와 절연체의 중간인, 실리콘이나 게르마늄 등의 원소.
Sheet- Resistance	반도체의 P형 또는 N형 도펀트의 수를 말하는, 옴/cm² 단위의 수.
STC : Silicon -Integrated -Circuit	트랜지스터, 다이오드, 저항 및 커패시터가 실리콘에 형성되고 배선되는 집적회로.
Silicon- Dioxide : SiO₂	실리콘 웨이퍼에 열적으로 키우거나 적층할 수 있는 보호막. 열산화막은 산소(O₂)나 수증기(H₂O)를 써서 900℃ 이상에서 형성한다.
Silicon Dust	Dicing하는 과정에서 Scribe Lane을 Brade(Dicing에 사용하는 Diamond Wheel)가 고속회전하며 잘라줄 때 발생하는 Wafer 가루. 완전 제거되지 않으면 Bonding Pad에 잔존하여 Wire Bonding에 영향을 준다.
Silicon Nitride : Si₃N₄	600℃-900℃의 온도에서 웨이퍼에 화학적으로 적층되는 보호막. 이는 소자를 오염으로부터 보호한다.
Silicon- Tetrachloride : SiCl₄	수소와 반응해서 실리콘 및 염화수소가스를 내는 가스. 에피 실리콘을 적층하는데도 쓰인다.
Slug	"Buried Layer"를 보시오.
SMD : Surface Mount -Device	PCB에 장착할 때 PKG의 Lead가 PCB 표면에 얹혀진 형태로 실장되는 소자. PKG TYPE과 관련이 있으며 SOP류(Sop, SSOP, TSOP, TSSOP..)SOJ,QFP류(QFP, TQFT등). PLCC. 기타 TYPE이 있다.(ref)PIN 삽입형 소자.
Smock	방진복. 청정실내에서 입는 작업복을 말하며 먼지가 나지 않으며 내부의 먼지도 밖으로 나오지 않는다.
SOJ	Small Out-Line J-Bent Package.
Soild State	기체 및 액체와 함께 물질의 삼태의 하나.
Solide State Electronic	전자관 기술에 상대되는 말로서, 반도체, 자화철, 막 등의 고체물질로 만든 소자나 회로를 일컫는 말.
Source	게이트 및 드레인과 함께 FET나 유니폴라의 세 지역의 하나.
Sputtering	Physical Vapor Deposition. CVD에 대비해서 쓰는 말로 박막을 증착하는 방법 중 Sputtering 등의 물리적 증착법을 이용하는 기술의 총칭.
SRAM	Static Random Access Memory의 약어이며 정보를 읽고 쓸 수 있는 기억 소자로서 기억소자가 Latch 구조로 되어있어 전원이 공급되는 한 정보가 유지된다.
Steam Oxide	가스(산화나 질소)를 98-100℃의 물에 버블시켜 키우는 열 산화막.
Stepper	사진 노광 장치의 일종으로 Reticle의 Pattern을 광학 렌즈를 이용 Wafer위에 축소 노광하여 전사하는 방식을 이용한다.
Subcollector	"Buried Layer"를 보시오.
Substrate	위에 소자. 회로 및 에피층이 만들어지는 원판.
Sulfuric Acid : H₂SO₄	실리콘 웨이퍼를 세척하고 PR을 제거하는 강산.
Surface State	결정의 불완전이나 오염으로 반도체 표면에 생겨서 시간에 따라 나쁘게 변하는 과잉도너, 액셉터 및 트랩.
Susceptor	에피 성장이나 질화막 적층 등의 고온 공정 때 웨이퍼를 고정하는 납작한 물질(보통 흑연).
Sweeping	Wire Bonding된 상태에서 Bonding Pad와 Lead tip의 직선거리에서 Wire가 휘어진 정도.
T
TCE : Trichloro ethylene	웨이퍼와 일반 세척에 쓰이는 용제.
Thermal Oxide	실리콘 반도체 공정에서 실리콘을 고온에서 산소에 노출해 형성한 산화막. 그 접면은 이온불순물이나 결함(표면 준위)이 없다.
Thermocouple	반응기로의 온도를 재는 장치. 두 종류의 선을 한 점에 용융시켜 만든다. 열은 두물질 사이의 온도차에 비례하는 전압을 일으킨다.
Thin-Film -Integrated Circuit	유리 세라믹 기판 위에 탄탈이나 다른 물질로 패턴을 형성한 회로. 실리콘 IC보다 크다. "FIC"라고도 한다.
Transistor	증폭작용을 위해 전하 반송자의 흐름을 사용하는 반도체 소자. 그 이름은 "Transfer Resistor"라는 전기적 특성에서 왔다. 전자관과 비교해서 트랜지스터는 수명이 길고, 효율이 크고, 신뢰도와 집적도가 높다는 장점이 있다.
Trim	Outer Lead와 Lead 사이를 연결하고 있는 Dam Bar(Outer Lead의 지지 및 Mold시 Die Clamp 부분으로 사용)를 잘라주는 과정. Dejunk(junk를 제거. Junk는 Body외곽과 Dam Bar, Outer Lead에 둘러싸인 Resin)도 이때 실시한다.
TSOP	Thin Small Out-Line Package.
Tube	Wafer에 불순물이 들어가는 것을 막기 위해서 전기로의 가열 코일과 Wafer 사이에 장착되어 있는 원통 모양의 Quartz 제품을 말한다.
Tweezer	웨이퍼를 잡는데 사용하는 도구이다.
U
Under Etch	원하는 두께보다 적게 식각되는 것.
Unipolar transistor	동작이 다수 반송자에만 의존하는 FET 등의 트랜지스터.
UV Ligh	자외선 (Ultra Violet Light)으로 자외선에 비해 파장이 짧고 Energy Density가 큰 특징이 있어 Photolithography 공정에 이용된다.
V
VLF Hood	먼지를 없애기 위해 수직 라미나(Laminar)에 플로우를 갖춘 작업대.
Voltage	하전입자(결국은 전류)가 흐르도록 두 점에 걸린 힘.
W
Wafer	집적 회로를 만들기 위해 반도체 물질의 단결점을 성장시킨 기둥모양의 Ingot를 얇게 잘라서 원판모양으로 만든 것을 말한다.
Wafer Fab	웨이퍼 위 혹은 안에 회로나 소자가 만들어지는 조작.
Wafer Sort	집적 회로가 동작하는지를 보는 테스트 스텝. 프로브(Probe)를 회로의 패드에 대고, 전기 신호를 걸어 올바른 것이 나오는가를 봄으로써 측정한다.
Wafer Etch	반도체 제조공정에 있어 Wafer의 어떠한 표면층을 식각하고자 할 때 화공 약품(액체, 기체)을 이용하여 식각하는 방법.
Wire Bonding	Chip 상의 Bonding Pad와 L/F의 Inner lead tip을 금세선 (혹은 알루미늄세선)으로 접합시켜주는 과정. Thermo Compression Bonding(열 압착 Bonding), Thermosonic Bonding(저온 열 압착 Bonding), Ultrasonic Bonding(초음파 Bonding) 등의 방법이 있고 세선의 굵기는 25㎛-50㎛ 정도. Capillary(Au ball Bonding), Wedge(Al Wedge Bonding) 등의 Tool을 사용한다.
Z
ZIP	Zigzag In-line Package.